验证系列部分 7: 系统连接功能覆盖范围 Verification Series Part 7:SystemVerilog Functional Coverage

随着硬件描述语言和IP的进度,核查进程正变得复杂而耗时。
高管局增加了能力,使工程师能够设计和编写复杂系统的测试台。
但是,核查设计者的意图和决定一套符合核查计划的正确刺激手段对人道法组织来说并不总是容易的。
因此,Verilog系统采用主张和覆盖方式,在语言中增加独立构思,以满足这一要求。
系统内的说法使我们能够核实时空和非时空领域的设计者意图。
功能覆盖表现就像反馈 我们发送到DUT的刺激 以便我们能够达到最好的刺激 来核查计划 在最少的时间。
此课程涵盖不同类型垃圾箱的基本面, 隐含的垃圾桶、 明亮的垃圾箱、 通配卡箱、 不见纸箱、默认的垃圾袋、 非法的垃圾筒, 并在 RTL 中演示其中每个类型的文件箱 。
详细讨论了覆盖组、可重复使用封面组和不同取样方法的基本要素,即事件、抽样()方法和用户定义的样本方法。
功能覆盖使我们有能力通过使用交叉覆盖来核查信号之间的关系,并详细讨论了不同组合过滤战略的跨覆盖面的详细讨论。
最后,过渡箱为功能覆盖提供时间能力的问题也与显示在Verilog和系统 Verilog测试中使用功能覆盖的项目详细讨论。