验证系列部分 2:实践系统连接项目 Verification Series Part 2: Hands-On SystemVerilog Projects

VLSI工业可以分为两个分支,即RTL设计和RTL核查。 Verilog和VHDL仍然是大多数在RTL设计中工作的设计工程师的流行选择。
也可以使用硬件说明语言进行功能核查,但硬件说明语文在进行代码覆盖分析、角落测试案例等方面能力有限。
系统核查系统已成为核查工程师对复杂的RTL进行核查的首要选择。
系统性面向目标的能力,如继承、多形态和随机化等,使用户能够尽可能地找到关键虫。
家庭、农业、农业和渔业部的每个复杂系统都是在多个子系统中建造的。
这些次系统可以是简单的顺序组件/简单组合组件/数据通信协议RTL/公共汽车协议RT L。
一旦我们了解对共同次系统进行核查的战略,你就可以很容易地用同样的逻辑对任何复杂的系统进行核实。
我们课程的目标是在第一阶段讨论的基本要点的帮助下,建立逻辑,对这些共同次系统进行核查。
我们首先核查数据翻转式和FIFO,然后核查共同的数据通信协议,即SPI、UART和I2C。
最后,我们将对公共汽车协议进行核查,即ABP、AHB、AXI和Wishbone协议。